MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Patent Number:

JP11145286

Publication date:

1999-05-28

Inventor(s):

ENOMOTO HIROYUKI; OHASHI TADASHI

Applicant(s):

HITACHI LTD

Requested Patent:

☐ JP11145286

Application Number: JP19970308239 19971111

Priority Number(s):

IPC Classification:

H01L21/768; H01L21/316; H01L21/8234; H01L27/088; H01L27/108; H01L21/8242

EC Classification:

Equivalents:

Abstract

PROBLEM TO BE SOLVED: To increase the etch selectivity ratio of SOG film/silicon nitride film, without causing defective opening of a contact hole when forming the contact hole in the SOG(spin-on-glass) film between gate electrodes by SAC(self-aligned contact) technology using the silicon nitride film as an etching stopper.

SOLUTION: As the material of an SOG film 2 for filling spaces between gate electrodes 14A (word line WL) formed on a semiconductor substrate 1, polysilazane based inorganic SAG having 5% or less of FT-IR spectral intensity ratio (Si-N/Si-O) is used. By using such a material, when forming contact holes 28, 29 selfalignedly in the SOG film 24 between the gate electrodes 14A (word line WL) by dry etching with the silicon nitride film 20 as an etching stopper, a nonconformity in which etching stops half way is prevented.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-145286

(43)公開日 平成11年(1999)5月28日

							_		
(51) Int.Cl. ⁶		識別記号		FΙ					
H01L	21/768			H0		21/90		Α	
	21/316 21/8234					21/316		G	
					21/90		M		
	27/088				27/08		102D		
	27/108				27/10		621C		
			審査請求	未請求	請求	項の数8	OL	(全 28 頁)	最終頁に続く
(21)出顧番	}	特願平9-308239		(71)	出願人	000005	108		
						株式会	社日立	製作所	
(22)出顧日		平成9年(1997)11月11日				東京都	千代田	区神田駿河台	四丁目6番地
				(72)	発明者	榎本	裕之		
						東京都	育梅市	今井2326番地	株式会社日立
						製作所	デバイ	ス開発センタ	内
				(72)	発明者	大橋	直史		
						東京都	青梅市	今井2326番地	株式会社日立
								ス開発センタ	
				(74)	人無分	. 井理士			•
				\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	14.77	.),	1-421	2414	
				1					
				1					
				ł					

(54) 【発明の名称】 半導体集積回路装置の製造方法

(57)【要約】

【課題】 窒化シリコン膜をエッチングストッパに用いたSAC(セルフアラインコンタクト)技術によってゲート電極のスペースのSOG膜にコンタクトホールを形成する際、コンタクトホールの非開孔を生じることなく、SOG膜/窒化シリコン膜の選択比を向上する。 【解決手段】 半導体基板1上に形成したゲート電極14A(ワード線WL)のスペースを埋め込むSOG膜24の材料に、FT-IRスペクトル強度比(Si-N/Si-O)が5%以下のポリシラザン系無機SOGを使用し、窒化シリコン膜20をエッチングストッパに用いたドライエッチングでゲート電極14A(ワード線WL)のスペースのSOG膜24にセルフアラインでコンタクトホール28、29を形成する際に、エッチングが途中で停止する不具合を防止する。

24:80G與

M 16

